About this ebook
Was wäre, wenn Ihre Hardware nur dann aktiv wäre, wenn sie Arbeit zu verrichten hat? Herkömmliche synchrone Chips sind durch globale Taktgeber ausgebremst, die unnötig Energie verbrauchen und massive Wärmestaus verursachen.
Welche Vorteile bietet das?
- Globale Taktabweichungen und Synchronisierungsaufwand werden dauerhaft eliminiert.
Der Stromverbrauch im Leerlauf wird durch ereignisgesteuertes Design drastisch reduziert.
Modulare Architektur ermöglicht es verschiedenen Komponenten, mit ihrer jeweiligen Geschwindigkeit zu arbeiten.
Ihre Designs sind zukunftssicher und trotzen den physikalischen Grenzen von Silizium im Nanometerbereich.
Erreichen Sie umfassendes technisches Verständnis mit 210 sorgfältig ausgewählten Konzepten, die in 21 kapitelbezogenen Anhängen detailliert dargestellt werden.
Wie sieht die Roadmap aus?
1 – Das Ende der Uhr: Warum synchrone Logik an ihre Grenzen stößt
2 – Grundlagen der digitalen Logik: Bausteine ohne Masterimpuls
3 – Umgang mit Gefahren und Wettlaufsituationen: Stabilität in ungebundenen Systemen gewährleisten
4 – Die Kunst des Handshakes: Kommunikationsprotokolle zur Flusssteuerung
5 – Muller-C-Elemente: Die universelle Verbindung asynchronen Designs
6 – Verzögerungsunempfindliche Codierung: Datendarstellung für robuste Hardware
7 – Dual-Rail-Logik: Selbstprüfende Datenströme
8 – Petri-Netze und Modellierung: Visualisierung des gleichzeitigen Hardwareverhaltens
9 – Signalübergangsgraphen: Von Spezifikationen zu Gattern
10 – Gebündeltes Datendesign: Effizienz und Komplexität im Gleichgewicht
11 – Quasi-verzögerungsunempfindliche Schaltungen: Der optimale Punkt für praktische Anwendung
12 – Energie-Verzögerungs-Produkt: Quantifizierung des asynchronen Vorteils
13 – Metastabilität und Arbitratoren: Lösung des Auswahlproblems
14 – Selbstgetaktete Pipelines: Datenfluss wie Wasser
15 – Strategien für energiesparendes Design: Effizienz als Standard
16 – Testen und Verifizieren: Zuverlässigkeit ohne Takt gewährleisten
17 – Die Nullkonventionslogik: Ein anderes Berechnungsparadigma
18 – Global asynchron, lokal synchron: Der GALS-Hybridansatz
19 – Asynchrone Mikroprozessoren: Fallstudien zu taktlosen CPUs
20 – Neuromorphes Rechnen: Asynchronität in der Künstlichen Intelligenz
21 – Die Zukunft selbstgetakteter Systeme: Jenseits des Nanometerzeitalters
Für wen ist diese Lektüre gedacht?
Dieses Buch richtet sich an Computerarchitekten, Entwickler digitaler Logik und Hardware-Ingenieure, die nach neuen Wegen zu mehr Effizienz suchen.
Wie können Sie aktiv werden?
Befreien Sie sich vom starren Taktgeber und nutzen Sie das volle Potenzial selbstgetakteter Siliziumchips. Gestalten Sie die Zukunft des asynchronen Designs und entwickeln Sie schon heute die nächste Generation effizienter Hardware.
